TSMC и Broadcom представили чип с подложкой-мостом с вдвое увеличенной площадью - «Новости сети»
Меню
Наши новости
Учебник CSS

Невозможно отучить людей изучать самые ненужные предметы.

Введение в CSS
Преимущества стилей
Добавления стилей
Типы носителей
Базовый синтаксис
Значения стилевых свойств
Селекторы тегов
Классы
CSS3

Надо знать обо всем понемножку, но все о немногом.

Идентификаторы
Контекстные селекторы
Соседние селекторы
Дочерние селекторы
Селекторы атрибутов
Универсальный селектор
Псевдоклассы
Псевдоэлементы

Кто умеет, тот делает. Кто не умеет, тот учит. Кто не умеет учить - становится деканом. (Т. Мартин)

Группирование
Наследование
Каскадирование
Валидация
Идентификаторы и классы
Написание эффективного кода

Самоучитель CSS

Вёрстка
Изображения
Текст
Цвет
Линии и рамки
Углы
Списки
Ссылки
Дизайны сайтов
Формы
Таблицы
CSS3
HTML5

Новости

Блог для вебмастеров
Новости мира Интернет
Сайтостроение
Ремонт и советы
Все новости

Справочник CSS

Справочник от А до Я
HTML, CSS, JavaScript

Афоризмы

Афоризмы о учёбе
Статьи об афоризмах
Все Афоризмы

Видео Уроки


Наш опрос



Наши новости

      
      
  • 24 марта 2016, 16:20
4-03-2020, 00:04
TSMC и Broadcom представили чип с подложкой-мостом с вдвое увеличенной площадью - «Новости сети»
Рейтинг:


Как всем известно, дальше закон Мура будет развиваться за счёт комплексного усложнения чипов. Это проявится в создании многокристальных упаковок, в которых чипы будут располагаться как на одном горизонте, так и в столбик друг над другом. Одной из таких технологий с горизонтальной компоновкой чипов на общей подложке является технология TSMC CoWoS. C этого года TSMC готова удвоить площадь подложки и умножить число кристаллов на ней.


Информация размещенная на сайте - «hs-design.ru»





Компания TSMC сообщила, что она совместно с проектировщиком SoC, компанией Broadcom, улучшила платформу многокристальной упаковки CoWoS (chip-on-wafer-on-substrate). Предыдущее поколение технологии позволяло создавать кремниевую подложку-мост или интерпозер площадью не более 800 мм2. Новое поколение CoWoS сможет оперировать подложками площадью около 1700 мм2.


Как сообщили в TSMC, подложка CoWoS по улучшенной технологии сможет разместить одновременно несколько логических однокристальных схем и до 6 чипов памяти HBM. Тем самым формально одна микросхема может быть вооружена памятью HBM объёмом до 96 Гбайт и получит пропускную способность до 2,7 Тбайт/с или в 2,7 раза выше, чем позволяла упаковка CoWoS образца 2016 года.


Для чего будут создаваться настолько большие составные чипы? В первую очередь они будут нужны для систем машинного обучения и для анализа больших массивов информации. Близкое расположение памяти к SoC обеспечит скорость работы и энергоэффективность, тем более, что TSMC рассчитывает использовать подложку увеличенной площади для интеграции на неё 7-нм и 5-нм чипов.


Что за чип создали TSMC и Broadcom с использованием увеличенной в размерах площадки, не сообщается. Но не скрывается, что память и SoC были предоставлены Broadcom. Вкладом TSMC в общее дело стало изготовление интерпозера с помощью новой технологии склейки фотомасок для бесшовного изготовления площадки увеличенного размера.
Цитирование статьи, картинки - фото скриншот - Rambler News Service.
Иллюстрация к статье - Яндекс. Картинки.
Есть вопросы. Напишите нам.
Общие правила  поведения на сайте.

Как всем известно, дальше закон Мура будет развиваться за счёт комплексного усложнения чипов. Это проявится в создании многокристальных упаковок, в которых чипы будут располагаться как на одном горизонте, так и в столбик друг над другом. Одной из таких технологий с горизонтальной компоновкой чипов на общей подложке является технология TSMC CoWoS. C этого года TSMC готова удвоить площадь подложки и умножить число кристаллов на ней. Информация размещенная на сайте - «hs-design.ru» Компания TSMC сообщила, что она совместно с проектировщиком SoC, компанией Broadcom, улучшила платформу многокристальной упаковки CoWoS (chip-on-wafer-on-substrate). Предыдущее поколение технологии позволяло создавать кремниевую подложку-мост или интерпозер площадью не более 800 мм2. Новое поколение CoWoS сможет оперировать подложками площадью около 1700 мм2. Как сообщили в TSMC, подложка CoWoS по улучшенной технологии сможет разместить одновременно несколько логических однокристальных схем и до 6 чипов памяти HBM. Тем самым формально одна микросхема может быть вооружена памятью HBM объёмом до 96 Гбайт и получит пропускную способность до 2,7 Тбайт/с или в 2,7 раза выше, чем позволяла упаковка CoWoS образца 2016 года. Для чего будут создаваться настолько большие составные чипы? В первую очередь они будут нужны для систем машинного обучения и для анализа больших массивов информации. Близкое расположение памяти к SoC обеспечит скорость работы и энергоэффективность, тем более, что TSMC рассчитывает использовать подложку увеличенной площади для интеграции на неё 7-нм и 5-нм чипов. Что за чип создали TSMC и Broadcom с использованием увеличенной в размерах площадки, не сообщается. Но не скрывается, что память и SoC были предоставлены Broadcom. Вкладом TSMC в общее дело стало изготовление интерпозера с помощью новой технологии склейки фотомасок для бесшовного изготовления площадки увеличенного размера.
Просмотров: 387
Комментариев: 0:   4-03-2020, 00:04
Уважаемый посетитель, Вы зашли на сайт как незарегистрированный пользователь. Мы рекомендуем Вам зарегистрироваться либо войти на сайт под своим именем.

 
Еще новости по теме:



Другие новости по теме: