Нужен самый быстрый интерфейс для памяти HBM2E? Обращайтесь в Synopsys - «Новости сети»
Меню
Наши новости
Учебник CSS

Невозможно отучить людей изучать самые ненужные предметы.

Введение в CSS
Преимущества стилей
Добавления стилей
Типы носителей
Базовый синтаксис
Значения стилевых свойств
Селекторы тегов
Классы
CSS3

Надо знать обо всем понемножку, но все о немногом.

Идентификаторы
Контекстные селекторы
Соседние селекторы
Дочерние селекторы
Селекторы атрибутов
Универсальный селектор
Псевдоклассы
Псевдоэлементы

Кто умеет, тот делает. Кто не умеет, тот учит. Кто не умеет учить - становится деканом. (Т. Мартин)

Группирование
Наследование
Каскадирование
Валидация
Идентификаторы и классы
Написание эффективного кода

Самоучитель CSS

Вёрстка
Изображения
Текст
Цвет
Линии и рамки
Углы
Списки
Ссылки
Дизайны сайтов
Формы
Таблицы
CSS3
HTML5

Новости

Блог для вебмастеров
Новости мира Интернет
Сайтостроение
Ремонт и советы
Все новости

Справочник CSS

Справочник от А до Я
HTML, CSS, JavaScript

Афоризмы

Афоризмы о учёбе
Статьи об афоризмах
Все Афоризмы

Видео Уроки


Наш опрос



Наши новости

      
      
  • 24 марта 2016, 16:20
26-02-2020, 12:06
Нужен самый быстрый интерфейс для памяти HBM2E? Обращайтесь в Synopsys - «Новости сети»
Рейтинг:


Дорогая, но самая быстрая на сегодня память HBM продолжает наращивать скорость. На сегодня стандарт JEDEC устанавливает предел скорости обмена HBM2E по каждому контакту шины данных на уровне 3,2 Гбит/с. Чтобы получить этот скоростной интерфейс и встать на самую высшую ступеньку достаточно обратиться к компании Synopsys. Сегодня она начала предлагать готовый для интеграции физический уровень интерфейса HBM2E.


Пакет интеллектуальной собственности HBM2E PHY IP компании Synopsys позволит в кратчайшие сроки создать продукты с поддержкой памяти HBM2E. Это могут быть SoC, центральные процессоры, графические процессоры, программируемые матрицы ПЛИС, ускорители или что-то ещё. Все эти решения должна объединять общая цель - добиться максимально возможной в современных условиях пропускной способности с подсистемой памяти. Пакет HBM2E PHY IP Synopsys обеспечивает совокупную скорость обмена с каждым 1024-разрядным чипом HBM2E на уровне 409 Гбайт/с.


По полосе пропускания интерфейс HBM2E в 14 раз превосходит 72-битный интерфейс памяти DDR4, работающий с той же скоростью 3,2 Гбит/с на один контакт шины данных. При этом энергоэффективность подсистемы памяти на чипах HBM2E примерно в 10 раз выше, чем в случае подсистем памяти стандарта DDR4.


Важной особенностью физического уровня HBM2E Synopsys представляется адаптация для объёмных многокристальных упаковок. Так, блок физического интерфейса подходит для упаковки методом Chip-on-Wafer-on-Substrate (CoWoS) компании TSMC. Очевидно, в первую очередь от этого выиграют клиенты этого тайваньского чипмейкера. Упаковка CoWoS позволяет располагать на общей подложке-интерпозере логику и память HBM2E. Это сокращает длины интерфейсных соединений и позволяет добиться наилучших характеристик.


Информация размещенная на сайте - «hs-design.ru»





Кстати, о лучших характеристиках. Компании Samsung и SK Hynix в этом году собираются побить рекорд производительности интерфейса HBM2E. Первая обещает выпустить чип памяти со скоростью обмена 538 Гбайт/с, а вторая — со скоростью 460 Гбайт/с. При этом компания Samsung, вероятно, будет использовать собственный физический уровень HBM2E, тогда как SK Hynix, не имеющая своей логики, приобретает необходимые IP у Synopsys.
Цитирование статьи, картинки - фото скриншот - Rambler News Service.
Иллюстрация к статье - Яндекс. Картинки.
Есть вопросы. Напишите нам.
Общие правила  поведения на сайте.

Дорогая, но самая быстрая на сегодня память HBM продолжает наращивать скорость. На сегодня стандарт JEDEC устанавливает предел скорости обмена HBM2E по каждому контакту шины данных на уровне 3,2 Гбит/с. Чтобы получить этот скоростной интерфейс и встать на самую высшую ступеньку достаточно обратиться к компании Synopsys. Сегодня она начала предлагать готовый для интеграции физический уровень интерфейса HBM2E. Пакет интеллектуальной собственности HBM2E PHY IP компании Synopsys позволит в кратчайшие сроки создать продукты с поддержкой памяти HBM2E. Это могут быть SoC, центральные процессоры, графические процессоры, программируемые матрицы ПЛИС, ускорители или что-то ещё. Все эти решения должна объединять общая цель - добиться максимально возможной в современных условиях пропускной способности с подсистемой памяти. Пакет HBM2E PHY IP Synopsys обеспечивает совокупную скорость обмена с каждым 1024-разрядным чипом HBM2E на уровне 409 Гбайт/с. По полосе пропускания интерфейс HBM2E в 14 раз превосходит 72-битный интерфейс памяти DDR4, работающий с той же скоростью 3,2 Гбит/с на один контакт шины данных. При этом энергоэффективность подсистемы памяти на чипах HBM2E примерно в 10 раз выше, чем в случае подсистем памяти стандарта DDR4. Важной особенностью физического уровня HBM2E Synopsys представляется адаптация для объёмных многокристальных упаковок. Так, блок физического интерфейса подходит для упаковки методом Chip-on-Wafer-on-Substrate (CoWoS) компании TSMC. Очевидно, в первую очередь от этого выиграют клиенты этого тайваньского чипмейкера. Упаковка CoWoS позволяет располагать на общей подложке-интерпозере логику и память HBM2E. Это сокращает длины интерфейсных соединений и позволяет добиться наилучших характеристик. Информация размещенная на сайте - «hs-design.ru» Кстати, о лучших характеристиках. Компании Samsung и SK Hynix в этом году собираются побить рекорд производительности интерфейса HBM2E. Первая обещает выпустить чип памяти со скоростью обмена 538 Гбайт/с, а вторая — со скоростью 460 Гбайт/с. При этом компания Samsung, вероятно, будет использовать собственный физический уровень HBM2E, тогда как SK Hynix, не имеющая своей логики, приобретает необходимые IP у Synopsys.
Просмотров: 483
Комментариев: 0:   26-02-2020, 12:06
Уважаемый посетитель, Вы зашли на сайт как незарегистрированный пользователь. Мы рекомендуем Вам зарегистрироваться либо войти на сайт под своим именем.

 
Еще новости по теме:



Другие новости по теме: